The OpenNET Project / Index page

[ новости /+++ | форум | теги | ]

Компания Tachyon DA открыла код полноценного симулятора Verilog

11.08.2014 15:56

Компания Tachyon Design Automation перевела в разряд свободных проектов HDL-симулятор OSS CVC, ранее распространяемый в виде проприетарного продукта. Таким образом, сообщество получило первый свободный симулятор для языка описания и моделирования электронных систем Verilog, пригодный для промышленного использования и полностью соответствующий стандарту IEEE 1364 (Verilog 2005). Ранее доступные открытые HDL-симуляторы, обеспечивали лишь частичную поддержку актуальных спецификаций Verilog.

OSS CVC является одним из самых быстрых симуляторов Verilog и предоставляет возможность симуляции как в режиме интерпретации с возможностью интерактивной отладки, так и в режиме компиляции с формированием исполняемых файлов. Пакет может использоваться для любых видов симуляции Verilog, включая поддержку моделей SDF и точных задержек на логическом элементе (Accurate Delay Gate).

Поддерживаются некоторые элементы расширения SystemVerilog, что позволяет упростить использование OSS CVC с современными методами проектирования, использующими System C или обработку вывода инструментами ESL. Возможно использование интерфейса DPI PLI для прямого вызова из модели Verilog функций на языках C и C++ или для обращения к функциям Verilog из кода на языках C и C++. Уровень поддержки SystemVerilog достаточен для запуска всех популярных библиотек FPGA. При этом OSS CVC поддерживает только статические типы, без возможности использования динамических классов.

Код симулятора открыт под модифицированной свободной лицензией Artistic, применяемой в проектах Perl Foundation. Лицензия относится к категории копилефт и запрещает использование OSS CVC в составе проприетарных продуктов, для использования в которых предлагается отдельная коммерческая лицензия. В свободных проектах код CVC может использоваться без ограничений, в том числе допускается создание форков, при условии смены имени и отражении в документации внесённых изменений.

В качестве одной из причин открытия кода называется желание повысить конкурентные преимущества продукта через предоставление крупным производителям электроники возможности интегрировать в симулятор собственные технологии для повышения эффективности его работы с учётом специфики развиваемых систем.

  1. Главная ссылка к новости (https://www.semiwiki.com/forum...)
  2. OpenNews: Проект по созданию открытого GPGPU
  3. OpenNews: На Kickstarter запущена кампания по разработке свободного GPU
  4. OpenNews: Проект по созданию открытого графического акселератора
  5. OpenNews: Представлены схемы первого аппаратного кодировщика и декодировщика WebM/VP8
  6. OpenNews: Проект по созданию свободной графической карты объявил о расширении планов
Лицензия: CC BY 3.0
Короткая ссылка: https://opennet.ru/40365-verilog
Ключевые слова: verilog
При перепечатке указание ссылки на opennet.ru обязательно


Обсуждение (18) Ajax | 1 уровень | Линейный | +/- | Раскрыть всё | RSS
  • 1.1, Vascom (?), 16:21, 11/08/2014 [ответить] [﹢﹢﹢] [ · · · ]  
  • +2 +/
    Ссылки на исходники нет.
     
     
  • 2.3, Аноним (-), 16:25, 11/08/2014 [^] [^^] [^^^] [ответить]  
  • +1 +/
    А сходить и прочитать?

    >To obtain OSS CVC, or purchase Enterprise OSS CVC Support or for more information, send email to: craigr@tachyon-da.com

     
     
  • 3.4, Vascom (?), 16:33, 11/08/2014 [^] [^^] [^^^] [ответить]  
  • +6 +/
    Конечно я сходил и прочитал. И это ни как не влияет на мой комментарий, ссылки на исходный код всё равно нет.
     
     
  • 4.11, Аноним (-), 21:18, 11/08/2014 [^] [^^] [^^^] [ответить]  
  • +7 +/
    Не понимаю сути претензии тогда. Исходный код обязательно по ссылкам должен скачиваться, что ли?
     
  • 4.13, нимус (?), 01:25, 12/08/2014 [^] [^^] [^^^] [ответить]  
  • +/
    ну, строго говоря, mailto:craigr@tachyon-da.com это тоже ссылка, посредством обращения по которой вам могут предоставить исходники.
     
  • 2.6, sage (??), 17:05, 11/08/2014 [^] [^^] [^^^] [ответить]  
  • +1 +/
    Никто не обязывает предоставлять исходники первым встречным.
     

  • 1.2, dalco (ok), 16:22, 11/08/2014 [ответить] [﹢﹢﹢] [ · · · ]  
  • +/
    Эх, еще бы какой-нибудь chip-printer для недорогой распечатки самопальных микрух в домашних условиях... FPGA то дороговато выходят :)
     
     
  • 2.5, Аноним (-), 16:34, 11/08/2014 [^] [^^] [^^^] [ответить]  
  • –2 +/
    Нуачо, печатные платы "дома на коленке" уже делают вовсю. Direct toner transfer ("лазерный утюг, ЛУТ") или даже вполне себе экспонирование по фотошаблонам. По сути немного упрощенная версия производственных процессов. Особо неленивые даже "зеленку" фигачат. Опять же по фотошаблонам. И фиг с два вы потом результат отличите от недорогой китайской фабрики.
     
     
  • 3.14, Классический Анонимус (?), 05:10, 12/08/2014 [^] [^^] [^^^] [ответить]  
  • +/
    "печатные платы "дома на коленке" уже делают вовсю"

    Посмеялся про "уже делают вовсю". Сейчас все интересные чипы в LQFP100 и выше. Лет 5-10 назад да, было гуд.

     

  • 1.7, Аноним (-), 18:08, 11/08/2014 [ответить] [﹢﹢﹢] [ · · · ]  
  • +2 +/
    как это ПЕРВЫЙ свободный симулятор верилога?
    а http://en.wikipedia.org/wiki/Icarus_Verilog ???
     
     
  • 2.8, Онвоним (?), 18:46, 11/08/2014 [^] [^^] [^^^] [ответить]  
  • +/
    > полностью соответствующий стандарту IEEE 1364
     
     
  • 3.9, Андрей (??), 20:17, 11/08/2014 [^] [^^] [^^^] [ответить]  
  • +/
    Интересно, сколько в икарусе ещё не реализовано, и какие именно проекты используют недостающие возможности?
     
     
  • 4.10, Аноним (-), 21:03, 11/08/2014 [^] [^^] [^^^] [ответить]  
  • +1 +/
    ну не знаю чего там не реализовано в Икарусе, но я в нём запускал проект на несколько миллионов вентилей. отработал ПУЛЕЙ и результаты моделирования показал аналогичные ModelSim-у. да, в нём нет таких мощных средств отладки, но моделирует ИкарусВерилог -- ОЧЕНЬ быстро и качественно
     
  • 4.12, Аноним (-), 23:06, 11/08/2014 [^] [^^] [^^^] [ответить]  
  • +/
    this simulator is not fully IEEE 1364-2001 compliant as it does not support constant functions, parameterized functions.
     

  • 1.15, Zenitarka (?), 09:54, 12/08/2014 [ответить] [﹢﹢﹢] [ · · · ]  
  • +1 +/
    Лучше бы открыли код симулятора NFS: Most Wanted.
     
     
  • 2.16, Рыы (?), 12:07, 12/08/2014 [^] [^^] [^^^] [ответить]  
  • +/
    Лучшебы открыли код того симулятора, под который этот написан.
     

  • 1.19, хрюкотающий зелюк (?), 18:57, 12/08/2014 [ответить] [﹢﹢﹢] [ · · · ]  
  • +1 +/
    Ребята! Это круто! Я волновался что такого уровня симулятора для Verilog с открытым кодом нет. Это важно.
     
     
  • 2.20, m1 (??), 03:01, 18/08/2014 [^] [^^] [^^^] [ответить]  
  • +/
    Кому-нибудь ответили? Уже долгое время по мейлу нет ответов (отправлял с разных ящиков).
     

     Добавить комментарий
    Имя:
    E-Mail:
    Текст:



    Партнёры:
    PostgresPro
    Inferno Solutions
    Hosting by Hoster.ru
    Хостинг:

    Закладки на сайте
    Проследить за страницей
    Created 1996-2024 by Maxim Chirkov
    Добавить, Поддержать, Вебмастеру