> Почему? Потому что RISC - это голая оптимизация под конкретные ALU компилятором,
> не дополненная оптимизацией в рантайме,

Это заявление вроде бы ниоткуда не следует. И как показывают жирные реализации ARMов и RISCV - вопрос желания. Впрочем в современном мире можно и просто больше ядер накопипастить, коли уж они примитивные.

> и очень рыхлое не шаткое не валкое исполнение.

Я бы не назвал допустим thumb2 рыхлым. И таки они показали как делать плотный код под RISC, для RISCV нечто похожее собезьянили. Похуже, но вы ведь и так не сделаете, так что к чему ваши рассусоливания?

> Малейшее развитие - и всю оптимизацию надо переделывать заново, в этом основная проблема.

С проблемами разбирается обладатель таковых прежде всего. У меня этих проблем нет - в том плане что мне для хреновой кучи задач хватит перфоманса RISCV, и это уже покрывает диапазон от МК до десктопа или микросервера. А что там будут делать рожи с майнфреймами - лично мне не интересно, совсем.

> Стоило сразу по аналогии с x86 делать CISCoRISC, и далее отталкиваться от
> него - CISC на фронте, RISC на подложке.

Вообще-то даже сам интел считает это легаси, и итаник был совсем другой штукой. Но там глупый маркетинг, груз совместимости и wintel'изация мира их потопила. Но здесь вам не тут! Это добро уже сильно дешевле итаника - и будет накуплено легионами девов. Которые исправят и оптимизируют софт под это, в отличие от итаника.