The OpenNET Project / Index page

[ новости /+++ | форум | теги | ]



Вариант для распечатки  
Пред. тема | След. тема 
Форум Разговоры, обсуждение новостей
Режим отображения отдельной подветви беседы [ Отслеживать ]

Оглавление

Микроядро seL4 математически верифицировано для архитектуры ..., opennews (?), 10-Июн-20, (0) [смотреть все]

Сообщения [Сортировка по времени | RSS]


59. "Микроядро seL4 математически верифицировано для архитектуры ..."  +1 +/
Сообщение от Аноним (40), 10-Июн-20, 17:47 
SuperH тоже risc. И amd64 тоже risc, но это тщательно пытаются маскировать. RISC-V эта такая современная альтернатива мипсу (который тоже открыли и закопали, а ведь хорошая альтернатива арму была). В первую очередь стоит вопрос энергоэффективности и возможности свободно дизайнить кастомные чипы без космических откатов. В чём смысл сабжа я затрудняюсь ответить.
Ответить | Правка | К родителю #48 | Наверх | Cообщить модератору

63. "Микроядро seL4 математически верифицировано для архитектуры ..."  –1 +/
Сообщение от Аноним (48), 10-Июн-20, 17:53 
Какая из реализаций лучше всего подойдет для ПК, ноутов, планшетов, телефонов?
Ответить | Правка | Наверх | Cообщить модератору

64. "Микроядро seL4 математически верифицировано для архитектуры ..."  +1 +/
Сообщение от erthink (ok), 10-Июн-20, 17:56 
> Какая из реализаций лучше всего подойдет для ПК, ноутов, планшетов, телефонов?

Давно известно - волшебная.

Ответить | Правка | Наверх | Cообщить модератору

82. "Микроядро seL4 математически верифицировано для архитектуры ..."  –1 +/
Сообщение от Аноним (48), 10-Июн-20, 19:28 
>Давно известно - волшебная.

Подозреваю что ирония сарказм.

Ответить | Правка | Наверх | Cообщить модератору

78. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Michael Shigorinemail (ok), 10-Июн-20, 19:10 
> amd64 тоже risc

Нет.  А то, что там RISC -- не называется AMD64.

Ответить | Правка | К родителю #59 | Наверх | Cообщить модератору

79. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (40), 10-Июн-20, 19:20 
Скорее всего там технология аналогичная тому, что разрабатывала transmeta. Дитя ежа с ужом и эмуляция класических интерфейсов для взаимодействия.
Ответить | Правка | Наверх | Cообщить модератору

83. "Микроядро seL4 математически верифицировано для архитектуры ..."  –1 +/
Сообщение от Аноним (83), 10-Июн-20, 19:29 
> И amd64 тоже risc, но это тщательно пытаются маскировать.

Никто ничего не маскирует. CISC это микрокод выполняющийся поверх RISC ядра. Всегда, даже в 8080.

Ваш Кэп.

Ответить | Правка | К родителю #59 | Наверх | Cообщить модератору

85. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (40), 10-Июн-20, 19:40 
Возможно и так. Когда-то я интересовался этим вопросом (когда писал 16 битные программы) и видел утверждения, что cisc в процессорах интел когда-то всё же был. Примерно с P6 всё пошло в разнос, тогда же появились все эти уязвимые бранч предикторы и всё остальное. Они были уязвимыми ещё 20 лет назад, мельдаун и спектра эксплуатируют давным давно известные архитектурные "особенности".
Ответить | Правка | Наверх | Cообщить модератору

87. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (83), 10-Июн-20, 19:53 
бранч предикторы - следствие наличия конвейера, а никак не микрокода. RISC/CISC тут не при чем.
Ответить | Правка | Наверх | Cообщить модератору

88. "Микроядро seL4 математически верифицировано для архитектуры ..."  –1 +/
Сообщение от Аноним (40), 10-Июн-20, 20:06 
Но я не вижу тут противоречий. Ведь x86 процессоры (в частности нынешние) архитектурно являются RISC, что я изночально и утверждал.
Ответить | Правка | Наверх | Cообщить модератору

89. "Микроядро seL4 математически верифицировано для архитектуры ..."  –2 +/
Сообщение от Аноним (83), 10-Июн-20, 20:11 
> Ведь x86 процессоры (в частности нынешние) архитектурно являются RISC

Это тавтология. ВООБЩЕ ВСЕ CISC процессоры архитектурно содержат в себе RISC процессор как ядро.

Ответить | Правка | Наверх | Cообщить модератору

92. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Cradle (?), 10-Июн-20, 20:39 
нет, это как раз ошибка. Вся разница в том кто решает как правильно загружать конвеер и кэши - в risc этим преимущественно занимается компилятор, в cisc внутренняя логика со всеми своими branch prediction, в экстремальной vliw только компилятор. Поэтому собственно risc начались с mips архитектуры, хотя например pdp-11 по системе комманд тоже к ним относят.
Ответить | Правка | Наверх | Cообщить модератору

95. "Микроядро seL4 математически верифицировано для архитектуры ..."  +1 +/
Сообщение от Аноним из предыдущего ответа. (?), 10-Июн-20, 20:58 
RISC-и тоже умеют в макрокомманды или как они называются, когда один опкод заменяется последовательностью других, так что и они могут подвергнуться атакам на тайминг, хоть и теоретически.
Ответить | Правка | Наверх | Cообщить модератору

103. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (83), 10-Июн-20, 22:49 
> Поэтому собственно risc начались с mips архитектуры, хотя например pdp-11 по системе комманд тоже к ним относят.

PDP-11 не относят к RISC только по тому что во времена расcыпухи такого деления не было. Сделай кто сейчас совместимую однокристалку и она станет RISC-ом. Просто мне трудно представить зачем приделывать микрокод к процессору с ортогональной системой команд.

Ответить | Правка | К родителю #92 | Наверх | Cообщить модератору

110. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Cradle (?), 10-Июн-20, 23:27 
https://ru.wikipedia.org/wiki/%D0%9A1801%D0&#...
Ответить | Правка | Наверх | Cообщить модератору

115. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (83), 11-Июн-20, 00:02 
Да, я знаю про это. Даже к друзьям на БуКашке периодически ходил играться "для расширения кругозора", сам обладая Спектрумом. Но официально RISC-ом он, как и MOS6502 не называется по той причине, что само понятие в широкие массы было введено только в 90-е.
Ответить | Правка | Наверх | Cообщить модератору

116. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (83), 11-Июн-20, 00:17 
У меня вообще есть предположение, что слово RISC присваивают процессору, когда хотят громко произнести: "Мы избавились от микрокода чтобы получить одну команду за такт" и избегают когда нужно сказать что "Мы избавились от микрокода чтобы сэкономить на транзисторах"
Ответить | Правка | Наверх | Cообщить модератору

139. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Вебмакака (?), 11-Июн-20, 12:25 
Нет. У PDP-11 пачка омских режимов адресации, RISC всегда load/store.
Ответить | Правка | К родителю #103 | Наверх | Cообщить модератору

141. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (83), 11-Июн-20, 14:25 
> Нет. У PDP-11 пачка омских режимов адресации, RISC всегда load/store.

load/store - это вторичный половой признак. Он является следствием, а не причиной и по этому не может считаться в отрыве от других признаков.

На то что является первичным, позволю себе сослаться на автора понятия RISC Джона Кока [1]:

This was the key realization: Imposing microcode between a computer and its users imposes an  expensive  overhead in performing the most frequently executed instructions. Thus, a key task in  designing the experimental machine was to investigate the consequences of exposing a microcomputer directly to the end user. In many  cases, a microcomputer limited to instructions executable in one cycle would execute a macro-instruction  in about  as many  cycles as a System/370 Model 168 executing the equivalent instruction. The great potential  was that  simple  instructions would run substantially faster for the same circuit family and cycle time because the overhead of executing a CISC (Complex Instruction-Set Computer) interpreter was pared away.

Он однозначно говорит что RISC получился из CISC удалением микрокода и его интерпретатора. Ортогональность, load/store и прочее - только следствия.

[1] The evolution of RISC technology at IBM: https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=5389855

Ответить | Правка | Наверх | Cообщить модератору

197. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Led (ok), 15-Июн-20, 01:06 
> по тому
> по этому

Да сколько ж можно?!

Ответить | Правка | Наверх | Cообщить модератору

173. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (166), 12-Июн-20, 01:16 
>хотя например pdp-11 по системе комманд тоже к ним относят.

А что, разве в системе команд PDP11 не было команд, производящих изменения данных прямо в ячейках памяти?

Ответить | Правка | К родителю #92 | Наверх | Cообщить модератору

94. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (40), 10-Июн-20, 20:45 
VLIW (EPIC) разве не могут притворяться CISC? Вроде и эльбрусы VLIW, притворяющийся CISC.
Ответить | Правка | К родителю #89 | Наверх | Cообщить модератору

105. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (83), 10-Июн-20, 22:56 
> VLIW (EPIC) разве не могут притворяться CISC? Вроде и эльбрусы VLIW, притворяющийся CISC.

CISC - это архитектура, а не система команд, а притворяются EPIC-и начиная с Крузо именно поддержкой x86-х команд. И для последних вполне можно сделать и настоящий RISC-процессор, только кому это надо? С такой-то бессистемицей в опкодах.

Ответить | Правка | Наверх | Cообщить модератору

148. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (-), 11-Июн-20, 14:51 
> Это тавтология. ВООБЩЕ ВСЕ CISC процессоры архитектурно содержат в себе RISC процессор как ядро.

Там вон в новости про очередные дыры в интеле разрисовано что оно содержит. RISC это разве что с очень большой натяжкой совы на глобус.

Ответить | Правка | К родителю #89 | Наверх | Cообщить модератору

91. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (9), 10-Июн-20, 20:22 
> Всегда, даже в 8080.

Ну ты фантазёр…

Ответить | Правка | К родителю #83 | Наверх | Cообщить модератору

101. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (83), 10-Июн-20, 22:39 
> Ну ты фантазёр…

Люблю опеннет за наличие икспердов. Люди уже даже эмулятор для микрокода 8080 написали, но местное сообщество все-равно говорит что его не существует: https://github.com/jdryg/8080Emu

Ответить | Правка | Наверх | Cообщить модератору

123. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (49), 11-Июн-20, 01:16 
Наличие микрокода не обязывает ядро быть RISCовым
Ответить | Правка | Наверх | Cообщить модератору

149. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (-), 11-Июн-20, 14:53 
> Наличие микрокода не обязывает ядро быть RISCовым

Возможно он пытается сказать что "блоки выполнения" за uCode ROM сами по себе смахивают на RISC? До некоторой степени, пожалуй, смахивают.

Ответить | Правка | Наверх | Cообщить модератору

158. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (83), 11-Июн-20, 18:12 
> Возможно он пытается сказать что "блоки выполнения" за uCode ROM сами по себе смахивают на RISC? До некоторой степени, пожалуй, смахивают.

Бинго! Первый тезка который это понял. А то что у этих "блоков выполнения" вместо номеров операций и регистров в системе команд используются номера SELECT-ов к логическим блокам, это просто так удобней для CISC.

Ответить | Правка | Наверх | Cообщить модератору

100. "Микроядро seL4 математически верифицировано для архитектуры ..."  +1 +/
Сообщение от Аноним (98), 10-Июн-20, 22:33 
> Всегда, даже в 8080.

Чиво??? RISC ядро появилось в 486

Ответить | Правка | К родителю #83 | Наверх | Cообщить модератору

174. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (166), 12-Июн-20, 01:27 
Если не Pentium II
Ответить | Правка | Наверх | Cообщить модератору

134. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (132), 11-Июн-20, 10:06 
>RISC-V эта такая современная альтернатива мипсу (который тоже открыли и закопали, а ведь хорошая альтернатива арму была).

MIPS это спецификация RISC от MIPS Technologies, Inc.

RISC-V  это спецификация RISC от RISC Foundation.

Какая из них лучше, хуже?
Вообще мне нравятся SPARC, почему бы их не производить - UltraSPARC T1, UltraSPARC T2?

Ответить | Правка | К родителю #59 | Наверх | Cообщить модератору

150. "Микроядро seL4 математически верифицировано для архитектуры ..."  +/
Сообщение от Аноним (-), 11-Июн-20, 14:54 
> Вообще мне нравятся SPARC, почему бы их не производить - UltraSPARC T1, UltraSPARC T2?

Так производите. Даже какое-то из ядер выкладывали. Просто это огроменный чип и это будет большое, мучительное и дорогое приключение, а отбить затраты продажами этого... сможете?

Ответить | Правка | Наверх | Cообщить модератору

Архив | Удалить

Рекомендовать для помещения в FAQ | Индекс форумов | Темы | Пред. тема | След. тема




Партнёры:
PostgresPro
Inferno Solutions
Hosting by Hoster.ru
Хостинг:

Закладки на сайте
Проследить за страницей
Created 1996-2024 by Maxim Chirkov
Добавить, Поддержать, Вебмастеру