https://opennet.dev/openforum/vsluhforumID3/84867.html Энтузиасты из сообщества OpenCores (http://opencores.org/) приступили к созданию открытого графического акселератора ORGFX (http://opencores.org/project,orsoc_graphics_accelerator), схемы и Verilog-спецификации для которого распространяются (https://github.com/maidenone/ORGFXSoC) под лицензией LGPL. Создаваемый акселератор нацелен на интеграцию с открытыми процессорами OpenRISC (http://openrisc.net). В итоге, с учетом того, что сообщество OpenCores уже разработало открытые варианты USB и Ethernet контроллеров, целью проекта является способствование созданию компьютера, скомпонованного только из открытых компонентов.<br><br><br>Несмотря на то что проект находится на начальной стадии разработки, уже сформирована спецификация (http://opencores.org/websvn,filedetails?repname=orsoc_graphics_accelerator&path=%2Forsoc_graphics_accelerator%2Ftrunk%2Fdoc%2Fspecification.pdf) с описанием архитектуры графического акселератора и подготовлено несколько прототипов на основе FPGA (http://ru.wikipedia.org/wiki/FPGA) Actel, Xilix и https://opennet.dev/openforum/vsluhforumID3/84867.html#40 Sat, 09 Jun 2012 10:25:15 GMT &gt; открытой программироуемой вентильной матрицы, доуступной в промышленных масштабах, <br><br>Да и похрен. Скинуться на лимон чипов и отшлепать на всю ораву :)<br> https://opennet.dev/openforum/vsluhforumID3/84867.html#39 Sat, 09 Jun 2012 10:24:23 GMT &gt; Столлман буде рад.<br><br>В свете паскудств типа secure boot думаю что не только он...<br><br> https://opennet.dev/openforum/vsluhforumID3/84867.html#38 Sat, 09 Jun 2012 10:24:02 GMT &gt; Зачем заставлять FPGA эмулировать ускоритель,<br><br>Это IP-блок видеоускорителя по идее. Кто и куда его засунет - его дело ;)<br> https://opennet.dev/openforum/vsluhforumID3/84867.html#37 Sat, 09 Jun 2012 10:21:28 GMT &gt; Зачем заставлять FPGA эмулировать ускоритель, что бы на нем решать какие то <br>&gt; задачи, когда можно саму FPGA эти задачи решать <br><br>Затем что <br>1) FPGA сложно перепрограммировать на ходу. В отличие от проца или gpu для которых сгенерить новый код на ходу не вопрос, вгрузка кода в FPGA на ходу и из внешних источников является куда большей проблемой. Львиная доля FPGA этого вообще не предусматривает и требует или перешивки набортной памяти или перешивки внешней микросхемы с конфигурацией. А opencl - cтандартный программный интерфейс по вгрузке вашего кода в все что умеет считать...<br>2) Генерация кода для FPGA обычно делается черт-знает-как. Это - секрет хвирмы. И делается только через их собственные тулзы. Уникальные и самобытные. И понятный фиг без сорцев. Поэтому взять и вот прям ща странслировать произвольный алгоритм с сей в их bitstream - несколько облом. С другой стороны opencl как раз об этом: допиленный диалект си транслируется стандартными методами в целевой код. Оно не привязано ни к ОС, ни даже к ти https://opennet.dev/openforum/vsluhforumID3/84867.html#36 Sat, 09 Jun 2012 10:07:48 GMT &gt; Даёшь поддержку OpenCL и тыщ пять потоковых процессоров.<br><br>Дык накопипасть сколько надо. Правда если кристалл получится размерами на всю пластину - ну сами виноваты :)<br><br> https://opennet.dev/openforum/vsluhforumID3/84867.html#35 Fri, 08 Jun 2012 18:07:18 GMT &gt; Есть мнение что вы не понимаете разницы между каким нить i960х и FPGA. <br><br>Даже не FPGA а просто IP-блоком. Который можно пойти да и встроить в свой чип. Думаю что если все это паскудство с secure boot продолжится то на кикстартер придет пачка чуваков скидываться на производство своих чипов по сврему проекту :). А кремниевым фабрикам в принципе фиолетово кому чипы делать. <br><br> https://opennet.dev/openforum/vsluhforumID3/84867.html#34 Fri, 08 Jun 2012 18:05:20 GMT Вдвойне, в свете паскудных инициатив типа "secure" boot в UEFI.<br> https://opennet.dev/openforum/vsluhforumID3/84867.html#33 Thu, 07 Jun 2012 11:00:22 GMT &gt;[оверквотинг удален]<br>&gt;&gt; отключается, но этого не делают.<br>&gt; "Ну, извини!" :) <br>&gt;&gt; Но мали хоть и реверсинженернули, но для драйверов, а что в нём <br>&gt;&gt; внутри - по-прежнему закрыто.<br>&gt; Я про уровень пр-ности.<br>&gt;&gt; Не припоминаю статей с профайлингом игр, бенчмарков. Какой у них КПД. Если <br>&gt;&gt; приложение так скомпилировано, что получается КПД 70%, ничего не поделаешь. У <br>&gt;&gt; вентильных матриц благодаря реконфигурации есть возможность изменить выделяемые ресурсы <br>&gt;&gt; под требуемые в данный момент.<br>&gt; Несопоставимый уровень пр-ности.<br><br>В смысле, что сама внутренняя реализация открытого описания на VHDL/Verilog в FPGA проприетарна? Ну так это дело ещё нескольких лет. Кажись, у Xilinx скоро должны истечь патенты. Вот тогда будет у нас революция :)<br> https://opennet.dev/openforum/vsluhforumID3/84867.html#32 Wed, 06 Jun 2012 17:43:39 GMT &gt; Как это взлетит, если копирасты имеют патенты на все фатальные технологии.<br><br>Не взлетит...<br>