> Если на МК при прерывании сохранять в стек все регистры, коих там
> может быть несколько десятков.Фирма ARM на этот счет придумала прикольные фокусы. Например:
1) Проц автоматически сохраняет несколько регистров.
2) Проц гарвард на уровне физики и поэтому фетчит код из флеша в то же время пока идет запись в SRAM.
3) Кто сказал что их ВСЕ надо сохранять? Они регламентировали ABI и на его уровне условились что вот эти регистры для параметров caller, эти можно рушить, эти нельзя. И сохранять надо лишь часть.
4) Микроконтроллерные ядра умеют довольно нахальный фокус. Tail chaining. При входе в IRQ если проц пушил состояние в стек и более приоритетное прилетело - ну он тогда сразу в него пойдет, скипнув переклюк контекста. И при возврате сразу провалится в менее приоритетное, скипнув восстановление и пересохранение. Более того - при выходе в фон если новый IRQ прилетел быстрей чем восстановили состояние, на это забивается и он опять сразу в IRQ заваливается. Так что при IRQ Storm микроконтроллерный арм нехило оптимизирует скорость IRQ, как раз скипая сохранение-рестор: ведь состояние фона уже сохранено. Ну да, фон при шторме IRQ встанет на якорь, но скорость обработки IRQ будет очень даже, латенси входа в IRQ таким манером может быть считанные циклы.
5) Многие вещи можно подпереть железом, таймерами, DMA и всем таким. А прикиньте, можно по таймеру выгрузить в GPIO какой через использование DMA, заранее подготовив блок данных. Проц даже не узнает что это было - кроме IRQ в стиле "мы тут послали весь блок, давайте еще".
> То на 100МГц доли микросекунд на выполенение всего обработчика прерывания
> не всегда получаются.
Если надо совсем жестко влезть можно еще
1) Вырубить IRQ нафиг.
2) Заглушить DMA если спертый им цикл шины был критичен.
3) Интенсивно поллить/записывать потребный ресурс фоном монопольно.
4) Бонус это interleave кода и данных по нескольким устройствам памяти.
Да, при этом 1-задачность - зато все ресурсы монопольно доступны вот этому коду. Без сохранения состояний и проч. Исследователи так исползуют 1 процик для вторжения в мир другого, оперируя вполне сравнимыми таймингами. Ну вон там STM32 vs power glitching где 32L и проч Level 2 защиты до Level 1 даунгрейдят, сбивая питание именно в момент чтения чипом фузов.
> И это не считая неопределенностей, которые вносятся DMA.
Тут все просто: чем сложнее система тем она менее предсказуема. С другой стороны если DMA удалось припахать - входа в IRQ вообще нет, он просто мувнет данные туда или сюда. И все. Это вообще имеет минимальный латенси само по себе, в пределах единиц цикла шины. А мы там где-то потом уже посмотрим, если вот именно немедленная, именно реакция все же не интересовала, только регистрация факта или что-то такое.
> Так что да, если нужны наносекунды - то ПЛИС.
Если вот именно совсем - то да. Но их неудобно програмить, с опенсорсными тулчейнами так себе, и порой доходит до того что для высокоуровневой координации софт-ядро поднимают, чтобы общую координацию делать там. Для меня FPGA больно уж экзотичны и с опенсорсными тулчейнами не очень, или нету или какая-нибудь наколенная питонодрянь.
> заруливая исходные аналоговые сигналы напрямую на АЦП, а предварительно интегрируя их
> на прецизионых ОУ. Не исключаю, что и сейчас подобные задачи есть
> прямой смысл решать на ОУ.
Как бы сейчас стало модно встраивать 1-2 ОУ и (аналоговых) компаратора прям в чип микроконтроллера. Даже если вон то не надо, то даже просто ток померять, точно и быстро - ну, как бы, высокоомные шунты не рулят а милливольты с низкоомного выковыривать лучше все же после усиления, а не так что в полутора младших разрядах ADC колупаться. А заодно выход может быть на ADC или IRQ или куда там (актуальнее для компаратора) сразу.
