> Мне удобнее F1 vs L1 сравнить, более в лоб. И то не 100% лобовое сравнение, в L1 некоторая периферия все же уже другая, GPIO уже "HW v2" как я условно обзываю это.
> 1) Видимо, другой техпроцесс. У MFRов кремния бывают вариация "speed" и "low power". L1 видимо, второе. Поэтому максимальные частоты ниже, но и потребление, в т.ч. uA/MHz - тоже. И весь чип оптимизирован на low power.
> 2) У F1 только clock gating. У L1 - полновесный DVFS, 3 разных напряжения с разными допустимыми точками (max freq vs core volt).
> 3) Другие вольтажи Vcore. Именно поэтому могут от 1.8V питаться. У F1 - 1.8V это уже выход встроенного LDO на Vcore, на нем должно что-то дропаться, так что там минимум 2 вольта. В отличие от L1 Vcore не регулируется и зажат в максимум потребный для работы на самой большой частоте, неэффективно по энергии.
> 4) Более банальная проблема. У L1 есть Multi-speed RC osc. И минимально он может осциллировать на 65кГц, чтоли. Потребляя какие-то крохи, но являясь источником клока для системы. И при этом может быть работающее на такой частоте ядро, что интереснее вырубленого наповал. В F1 изначально в системе неоткуда взять low speed clock если вместо полного power down хочется потупить на низкой частоте, ожидая кнопку какую или там байт из интерфейса и проч.О как, спасибо за прояснение! Некоторые вещи знакомы были, но всё же познавательно получилось и в одном месте собрано, картина в голове почётче стала.
> Конечно есть прескалер, но поделить 8МГц до 125, чтоли, минимум все же по энергии уже совсем не то что изначальные 65кГц сразу по всей схеме.
О, да, я такое даже применял на STM32F0 и STM8Sxxx. Правда, не было задач, чтобы прям совсем экономить электричество, так что до L-линеек не добрался. Теперь хоть буду знать, какие там плюшки лежат.
> CM1 я вообще ни разу в жизни не видел. Как и CM2. В F1 - CM3. Теоретически, 1 и 2 вроде бы бывают, но практически рынок их в массе своей проигнорировал и есть CM0/M0+, а вторая ступенька CM3.
Ну оговорился я, оговорился: конечно же CM3 (думал при этом про F1). Я даже ниже об этом тогда сообщение дописал, но оно оказалось незамеченным.
>> да и разница в потреблении именно ядра далеко не такая значительная.
> И тем не менее, STMicro как самые экономные декларит L0. Еще недавно G0 сделали, некий гибрид ужа с ежом - и не прожорливые, и не особо тормозные. Очень жаль что не M3, потому что L0 все же обрубок по командам, код менее эффективный.
Ну вот меня это и смущает, когда говорю про микроархитектуру: выиграли в количестве переключающихся гейтов и затратах энергии на одну инструкцию, зато инструкций теперь больше нужно для того же кода. В итоге не так и прозрачно, выиграли или нет, а то и вообще проиграли. Сабж, кстати, как бы CM0+, т.е. имеет больше команд, чем CM0, но вот есть ли такие флаги компилятора, чтобы это использовать — будем посмотреть.
> Ну, например 2 шины вместо 1 что-то наверное дополнительно кушают. И команд
> больше - ядро жирнее. А аппетит пропорционален числу переключаемых за такт вентилей.
С одной-то стороны — да. С другой, вентили от неиспользуемых команд как бы и не переключаются в соответствующих тактах. А что шина одна вместо двух, так обращений по той шине всё равно такое же количество (от алгоритма зависящее), плюс, ещё добавляются переключения вентилей, которые эту шину между I и D обращениями делят. Так что как-то прям тяжело посчитать выигрыш.
>> Определяющее тут именно то, что более жирные ядра идут в комплексе с более производительной
>> и жирной периферией, а не само ядро.
> Периферия там в F1 vs L1 более-менее одна и та же вроде.
> А в L1 GPIO так еще и "более производительный" пожалуй ("GPIO v2" висит на AHB вместо APB, ближе к процу).
Обалдеть, т.е. это можно вообще APB в спячку отправлять и не терять при этом GPIO, получается. МощЪ!
